【Udemy中英字幕】IC/FPGA Design P2: Verilog for Design and Verification

IC/FPGA 设计 P2：用于设计和验证的 Verilog

电路图、RTL代码和波形的一致性

讲师：SKY SiliconThink

口袋资源独家Udemy付费课程，独家中英文字幕，配套资料齐全！

用不到1/10的价格，即可享受同样的高品质课程，且可以完全拥有，随时随地都可以任意观看和分享。

您将学到什么

• 设计和验证常用的 Verilog 语法
• 在 Windows 操作系统上安装 Verilator 和 GTKwave（使用 WSL）
• 描述组合逻辑（基本逻辑门，多路复用器，解码器，独热解码器）
• 描述顺序逻辑（带有同步/异步复位、计数器、边缘检测、移位寄存器、序列检查、sync_fifo 的 DFF）
• 设计有限状态机 (FSM)
• 编写测试平台
• 使用 Verilator 和 GTKwave 调试设计
• 综合常见错误（不完整的敏感列表、闩锁、多驱动、组合逻辑循环）
• 练习时间：z-scan、复杂序列检查（FSM）

探索相关主题

要求

• 基础 C 或 C++ 编程语言
• 数字基础知识

描述

如果您不需要问答，您还可以在我的 Udemy 主页上找到本章的免费版本。

通过示例和编码练习快速掌握，视频时间不到 10 小时。学习后，您可以掌握电路原理图、Verilog 代码和波形之间的一致性。只要掌握其中任何一个，您就可以弄清楚另外两个。在本章（将分为几个自由部分）中，我将解释：

1：数字IP/IC设计流程；

2：快速回顾数字基础知识

3：安装 Verilator 和 GTKwave

4：设计和验证常用的Verilog语法

5：设计组合逻辑（基本门，多路复用器，解码器，独热解码器）

6：设计顺序逻辑（同步DFF、异步DFF）

7：设计小但有用的模块（计数器、边缘检测、移位寄存器、序列检查、sync_fifo）

8：设计FSM（有限状态机）

9：设计基本测试平台

10：综合常见错误（不完整的敏感列表、锁存器、多驱动、组合逻辑循环）

11：练习时间：设计和验证z扫描和复杂序列检查（FSM）

这是整个数字 IC 和 FPGA 设计课程的第 2 章第 1 部分。

在整个课程中，我将介绍数字 IC 和 FPGA 设计的基础知识，包括 12 多个编码练习和 3 个课程项目。

理论部分：MOS晶体管->逻辑单元->算术数据路径->Verilog语言->常用硬件功能块和架构->STA->片上总线（APB / AHB-Lite / AXI4）->低功耗设计->DFT->SOC（MCU级）。

功能块和架构：FSM、管道、仲裁器、CDC、sync_fifo、async_fifo、乒乓、带控制的管道、滑动窗口、管道危险和前向路径、收缩。

项目：带简单接口的SHA-256算法，带APB/AXI接口的SHA-256，带APB/AXI接口的2D DMA控制器。

在讲解完每个硬件架构之后，我会给你一个编码练习，并附上参考代码。编码难度将从几行开始，到五十行，一百多行，然后大约 200 行。而最终的大项目将是 1000+ 行。

我想这些应该是你进入这个领域所需要掌握的基本知识和技能。

我将尽力解释什么->如何->为什么，并鼓励您在本课程中做得更好。

请浏览我的 Udemy 主页以获取有关本课程每章的信息。

本课程适合哪些人：

• 任何想学习 Verilog 和数字 IC/FPGA 设计的人